Tecnologie di packaging degli integrati

Vuoi essere avvertito quando usciranno i nuovi articoli tecnici di Lithium? Iscriviti subito alla nostra newsletter!

Introduzione

Molto spesso nelle riviste tecniche che si occupano di hardware non viene minimamente preso in considerazione un elemento apparentemente marginale ma che in realtà si rivela molto importante e che concorre al pieno raggiungimento delle massime performance ottenibili da una unità elaborativa: il package.

Come avremo modo di scoprire nel seguito di questo articolo, il package è molto più che un semplice involucro a dimostrazione di ciò citiamo questo fatto: il costo di sviluppo, assemblaggio e montaggio del package è in molti casi superiore a quello del chip che deve ospitare.

Per avere un’idea dell’importanza che riveste questo involucro, che può essere plastico, ceramico od organico, ad un solo strato o multistrato, basti pensare che al giorno d’oggi alla Intel esiste una task force composta da ben 900 persone fra ingegneri e tecnici che lavorano al miglioramento delle tecniche di packaging, e che hanno portato di recente alla ideazione di quella che può essere considerata, a ragione, una vera e propria rivoluzione in questo settore: la BBUL.

Questo articolo non pretende di coprire tutto il variegato e affascinante mondo delle tecniche di packaging degli integrati, ma solo di fornire la basi per capire la complessità delle tematiche affrontate in sede di sviluppo di nuovi involucri che garantiscano minori effetti parassiti, minori resistenze al passaggio della corrente e migliore dissipazione termica, il tutto nell’ottica del raggiungimento delle migliori prestazioni. Partiamo quindi con una introduzione al packaging dei chip e ai modelli impiegati nei processori delle passate generazioni, per poi proseguire con lo stato dell'arte attuale e quindi concludere con la tecnologia BBUL che Intel propone come tecnologia del futuro.

Le funzionalità del Package

Nel nostro articolo sulla tecnologia di integrazione SOI, abbiamo discusso di alcune caratteristiche relative alla costruzione dei processori. Abbiamo scoperto come al diminuire delle dimensioni del canale di gate (che al giorno d’oggi presenta una lunghezza di soli 130 nanometri, nei processi litografici più all’avanguardia) sia possibile spingere il transistor verso frequenze sempre più alte, grazie alla concomitanza di diversi fattori :

• minori resistenze al passaggio della corrente
• minori capacità parassite che fungono da serbatoi di cariche e che impediscono la commutazione veloce
• minore consumo dinamico

Poichè inoltre lo shrink (restringimento) del transistor permette di stipare più logica all’interno del chip, avremo anche la possibilità di integrare maggiori quantitativi di cache che funzionino alla medesima frequenza nominale del processore, migliorando le prestazioni e contenendo i costi.

Altro aspetto da non sottovalutare inerente allo shrink è la resa (yield) per wafer, cioè, in termini concisi ma efficaci, la percentuale di processori funzionanti che possono essere estratti da un wafer di silicio .

Infatti, osserviamo la figura sottostante .

 

Fig. 1 : Wafer di silicio dal quale verranno estratti con tecniche laser centinaia di die di Athlon . A parità di impurezze presenti sul wafer, maggiore è il numero di processori estraibili grazie allo scaling dei transistor, minore è la percentuale di die difettosi che ne scaturiranno.

Quello che emerge è che a parità di impurità o di aree di silicio mal riuscite, la percentuale di die (nuclei del processore) malfunzionanti si riduce notevolmente. Tenete presente che a 180 nanometri (180 milionesimi di millimetro) un granello di polvere è come se fosse una montagna, e danneggia migliaia di transistor.

Non solo, vi possono essere imperfezioni nella boule di silicio da cui vengono tagliate via le fette che costituiranno i wafer con i quali quali per mezzo di tecniche litografiche e di impiantazione ionica verranno costruiti i delicatessimi microcircuiti. Queste imperfezioni daranno luogo a chip che non supereranno la fase di testing e che verranno pertanto gettati via.

Un altro effetto dello scaling delle dimensioni del transistor è il matching, cioè la circostanza per cui due transitor fisicamente vicini tendono ad avere il medesimo comportamento (stesse resistenze spurie, stesse capacità parassite e così via). Diminuendo la distanza intermedia fra i transistor questi tendono sempre più a comportarsi alla stessa maniera.

Tutto ciò è riferito esclusivamente al die del microprocessore, eppure una CPU è un pò come un cervello, cioè una unità elaborativa che è inutile senza un "corpo" che le permetta di comunicare con l’ambiente esterno e che la ospiti mantendendo costante la sua temperatura e proteggendola da shock meccanici.

Questo insieme di funzioni è svolto dal package che ospita il processore. Come potete capire, un package non è solo un banale involucro di plastica o ceramica, ma deve permettere ai segnali di viaggiare dal processore alla scheda madre e viceversa, deve sopportare notevoli differenze nella temperatura del processore, evitando che questo si danneggi per effetto della dilatazione termica rimanendo rinchiuso nell’involucro, e deve essere abbastanza robusto da non rompersi a causa di un eventuale aggangio a sistemi di dissipazione attivi (che sfruttano la convezione forzata, ad aria, acqua o altro) e passivi (solo il corpo del radiatore).

 

>>1. Introduzione e funzionalità del Package
2. Alcuni tipi di package: DIP, PGA, FC-PGA
3. Lo stato dell'arte attuale: la tecnologia FC-BGA (1° parte)
4. Lo stato dell'arte attuale: la tecnologia FC-BGA (2° parte)
5. La tecnologia del futuro: BBUL

>> ELENCO COMPLETO DEGLI ARTICOLI <<